scala就業(yè)前景

一生一芯，讓每一個學(xué)生都能帶著自己設(shè)計的芯片畢業(yè)，非常值得各大高校推崇。當(dāng)國科大剛發(fā)布這則消息的時候，很多人都有質(zhì)疑，芯片領(lǐng)域門檻這么低了？五個本科生用四個月時間，就能設(shè)計出一顆可以運行操作系統(tǒng)的CPU，這不是在開玩笑么。確實，芯片從設(shè)計、制造、封測這個時間來看，打造一款芯片短短時間內(nèi)很難實現(xiàn)，但是要看定位。國科大的包云崗教授定位的是【教學(xué)級芯片】。所以從整體的設(shè)計難度上來講跟咱們真正使用的CPU有不小差別。不過，這對于本科生來說足夠了。他們能在短短四個月時間內(nèi)做出這樣的芯片，難能可貴。1、開荒，進入一個完全陌生的領(lǐng)域，沒有前車之鑒，全靠自己摸索。2、幸運，教師團隊前期做好了總體方案，技術(shù)路線，以及基礎(chǔ)平臺和搭建了開發(fā)環(huán)境，關(guān)于制造也選定了流片工藝和班車，最終是送到中芯國際進行流片。3、成長，萬事開頭難。他們通過此次設(shè)計，可以說是已經(jīng)入門了。學(xué)生主要做的是前端的邏輯設(shè)計部分，這一塊可以說是芯片的圖紙，簡單講有了圖紙就可以用光刻機制造芯片了。4、協(xié)作，五個人每人完成一部分代碼設(shè)計工作，除了師兄提供的基于RICS-V的毛坯處理器之外，這款芯片還有多個控制器代碼需要寫，雖然用的是開源代碼，但還是有很多坑去踩。因為從底層PCB版圖、內(nèi)存顆粒到中間處理器設(shè)計、再到上層操作系統(tǒng)、應(yīng)用軟件，每個層次都可能出問題。哪怕一個小問題，都會造成芯片無法正常工作。5、收獲，五位同學(xué)在芯片的設(shè)計過程中，從什么都不知道的小白，通過理解消化、再進行創(chuàng)新，豐富了自己對這個領(lǐng)域的理解，也能更明確自己未來的發(fā)展方向。學(xué)校方面，也是一次大膽的嘗試，用國科大老師的話說就是，一生一芯會掀起本科教學(xué)改革的新篇章。其實這里面非常值得大家關(guān)注的是2個東西，特別是以后希望進入芯片設(shè)計領(lǐng)域的朋友。a、開放指令集RISC-V。這也是倪光南院士推崇的指令集，因為RISC-V是開源指令集，ARM和X86等都是需要廠商授權(quán)的，而RISC-V不需要，它對全球開發(fā)者開發(fā)，可以在任何地方、任何場景去使用，也是未來能與ARM和X86一較高下指令集。大致意思就是，別想這么多，要搞芯片設(shè)計，選RISC-V一路走到底。b、芯片敏捷開發(fā)語言Chisel，能使開發(fā)效率數(shù)量級提升。目前，有三種主流的方法做數(shù)字電路設(shè)計。一是用HDL（硬件設(shè)計語言）來做，比如verilog和vhdl都是常見的HDL。二是HLS(high level synthesis)。三是一些解釋類型的高效率語言，例如system verilog 和把python翻譯成verilog的解釋器。Chisel是在上電路設(shè)計的課程中使用的教學(xué)語言，是基于scala封裝的。后來越來越多的人覺得它好用，正在逐漸走向業(yè)界。它是在解釋型語言的基礎(chǔ)上走得更遠。首先，chisel是一種hdl，并不是hls，這就意味著它和真實電路是對應(yīng)的。再者，chisel的設(shè)計和真實電路是對應(yīng)的。智能時代，離不開芯片。未來芯片領(lǐng)域所需要的人才會越來越多。芯片領(lǐng)域也并不是那么高深莫測，了解芯片、認識芯片、玩轉(zhuǎn)芯片，需要大膽邁開第一步。#尋找真知派##科學(xué)思維看百態(tài)# #如何評價國科大‘一生一芯’計劃#